

特点

- 外围电路简洁
- 多个电源同时使用时逻辑状态稳定
- 兼容隔离和非隔离应用
- 开关切换有效保持时间外部可调
- 铝基板有感应漏电时状态切换正常
- 专利技术，性能稳定

主要描述

S4223\R芯片专用于双电源开关调色温的方案中，根据输入开关的动作控制两个恒流电源的启动和关闭。S4223\R芯片采用了芯飞凌半导体的专利技术，可以有效解决目前双电源开关调色温常用方案中碰到的问题，例如：多个电源同时应用时的逻辑不一致或LED铝基板感应漏电时出现的逻辑状态不正常等。

应用范围

- 双电源开关调色温 LED 电源

典型应用




图1 S4223\R 典型应用图

管脚封装图




图2 脚位图

管脚描述

管脚名	管脚名
<i>P1</i>	逻辑1的控制脚
<i>P2</i>	逻辑2的控制脚
<i>VCC</i>	高压供电脚
<i>VDD</i>	内部电路的供电脚
<i>GND</i>	IC参考地
<i>NC</i>	无连接

订购信息

订购型号	丝印	包装形式
S4223	S4223-xx-xx	3000 /盘
S4223R	S4223R-xx-xx	3000 /盘

应用极限参数 (Note1)

参数	范围
<i>P1 - GND</i>	-0.3V ~ 30V
<i>P2 - GND</i>	-0.3V ~ 30V
<i>VCC - GND</i>	-0.3V ~ 30V
<i>VDD - GND</i>	-0.3V ~ 9V
工作温度范围	-20°C to +125°C
结温范围	-40°C to +150°C
存储温度范围	-60°C to +150°C
静电保护人体模式	2000V (Note2)
静电保护机器模式	200V

Note1：最大极限值是指在实际应用中超出该范围，将极有可能对芯片造成永久性损坏。以上应用极限值表示了芯片可承受的应力值，但并不建议芯片在此极限条件或超出“推荐工作条件”下工作。芯片长时间处于最大额定工作条件，将影响芯片的可靠性。

Note2：人体模型，100pF电容通过1.5K ohm电阻放电。

电气特性

(除非特别说明, VCC=12V 且 Ta=25°C)

描述	符号	条件	典型值	单位
供电脚 VCC 的限制电压	VCC	Ivcc=2mA	24	V
工作电流	Ivcc	Ivcc=23V	15	uA
内部供电电压	VDD		5.6	V
VCC 最大下拉电流	Icl(VCC)		5	mA
P1 和 P2 的下拉能力	Ip1/Ip2	P1(P2)=5V	1.5	mA
状态保持时的内部工作电流	Ivdd(H)		1	uA

功能说明

1. 供电

如图 1 所示: S4223\R 的供电脚 VCC 通过电阻 R1, R2 和 D1 连接到 AC 的输入端中一极, S4223\R 的地线与恒流电源的地线相连。由于考虑到最高的交流电压和电阻的耐压, 如果该供电电阻使用的是贴片电阻建议两个串联。电阻 R3 为下拉电阻, 它的作用为滤除由于 LED 铝基板的感应漏电造成的虚拟电压。




图 3 S4223\R 的供电示意图

2. P1 和 P2 的下拉能力

S4223\R 通过与两个恒流电源芯片的供电脚 Vcc 连接的 P1 和 P2 脚对恒流电源进行控制, 当需要关闭其中的电源时, 与之对应的脚位内部下拉电路导通, 把恒流电源的 Vcc 电压下拉到恒流控制芯片的 UVLO 电压之下。P1 和 P2 的最大耐压为 30V, 并且其下拉的能力为 1.5mA, 所以恒流电源的启动电流必须小于 1.5mA。

3. 状态保持时间

S4223\R 的保持时间可以通过调整 VDD 电容进行调整。由于 S4223\R 在状态保持期间的工作电流为 1uA 左右, 所以一般情况下, 取 VDD 电容为 2uF, 状态保持时间可以长达 8S 左右。由于贴片电容和电解电容的差别, 一般情况下同样的电容标值, 电解电容的保持时间长于贴片电容。

S4223\R 的 VDD 电容为 5.6V 左右, 所以 VDD 电容的耐压可以用最低耐压的电容。S4223\R 的状态逻辑如下:

品名	第一段	第二段	第三段
S4223	P1	P2	P1+P2
S4223R	P1+P2	P1	P2

4. 应用注意事项

1) 由于 S4223\R 的 P1 和 P2 分别控制两个恒流电源芯片的供电脚端, 且 P1 和 P2 的下拉能力只有 1.5mA, 所以恒流电源芯片的启动电流必须小于 1.5mA, 否则 S4223\R 无法控制恒流电源芯片的关断。

2) 鉴于目前双电源开关调色温方案存在当 LED 铝基板感应漏电的情况时逻辑不正常的现象, 建议客户在设计时, 必须模拟 LED 铝基板漏电的情况, 并测试逻辑状态是否正常。S4223\R 可以通过调节图 1 中的 R3 值消除漏电造成逻辑不正常的问题, 对于该问题来说, R3 值越小越好, 但是同时可能会造成芯片的供电不足, 特别是交流电压低的时候。建议图 1 中的 R1 和 R2 取 200K, R3 取 75K, 当需要在更低的交流输入的情况工作, 可以把 R1, R2 和 R3 的值等比例减小。

3) 常温下 VDD 电容取值 2uF 时, 状态保持时间可以达到大约 8S 左右, 可以根据需要的保持时间调节 VDD 电容的大小, 电容值越大保持越久, 反之则越短。


4) 如图 1 所示: 由于 S4223\R 直接从 AC 的

输入端取电, 考虑到耐压的问题, 如果使用贴片电阻最好使用两个 1206 封装的电阻串联。S4223\R 的 VDD 管脚电压只有 5.6V 左右, 所以对 VDD 电容的耐压没有要求。

5) S4223\R 的 VCC 脚内置的限压电路的最大下拉电流为 5mA, 所以在设计 VCC 供电电阻时必须考虑交流电压峰值时的电流, 该电流必须控制在 5mA 之下。

6) 在设计 S4223\R 的 PCB 板时, 遵循以下原则: ① VDD 旁路电容应尽量紧靠芯片 VDD 和 GND 引脚; ② S4223\R 的地线单点接到输入电容的负极。

SOT23-6 封装说明



Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.050	1.250	0.041	0.049
A1	0.000	0.100	0.000	0.004
A2	1.050	1.150	0.041	0.045
b	0.300	0.400	0.012	0.016
c	0.100	0.200	0.004	0.008
D	2.820	3.020	0.111	0.119
E	1.500	1.700	0.059	0.067
E1	2.650	2.950	0.104	0.116
e	0.950TYP		0.037TYP	
e1	1.800	2.000	0.071	0.079
L	0.700REF		0.028REF	
L1	0.300	0.600	0.012	0.024
θ	0°	8°	0°	8°

重要声明

1) MOS电路操作注意事项:

静电在很多地方都会产生, 采取下面的预防措施, 可以有效防止MOS电路由于受静电放电影响而引起的损坏:

- 操作人员要通过防静电腕带接地。
- 设备外壳必须接地。
- 装配过程中使用的工具必须接地。
- 必须采用导体包装或抗静电材料包装或运输。

2) 声明:

- 芯飞凌保留说明书的更改权, 恕不另行通知!
- 任何半导体产品特定条件下都有一定的失效或发生故障的可能, 买方有责任在使用芯飞凌产品进行系统设计和整机制造时遵守安全标准并采取安全措施, 以避免潜在失败风险可能造成人身伤害或财产损失情况的发生!
- 产品提升永无止境, 我公司将竭诚为客户提供更优秀的产品!



深圳市芯飞凌半导体有限公司

Silicon Driver Semiconductor Co., Ltd

Drive Your Future Brighter!